Nell'ADC ad approssimazioni successive (in inglese: successive approximation ADC) la logica di controllo è costituita da un registro ad approssimazioni successive (S.A.R. = Successive Approximation Register):
Come negli ADC a conteggio, anche in questo caso la conversione avviene confrontando l'uscita di un convertitore DA con la tensione analogica da convertire. Il funzionamento è il seguente:
- L'inizio della conversione viene attivato inviando al S.A.R. il segnale SOC. In questo modo nel SAR viene caricata una parola nella quale il solo bit più significativo (MSB) è posto a 1 (tutti gli altri bit sono a zero). L'uscita del DAC, pertanto, assume il valore corrispondente al suddetto codice.
- Se Vin > VD il S.A.R. mantiene MSB a 1 e carica un altro 1 nel bit immediatamente successivo (cioè pone un 1 anche nel bit n-1).
- Se, invece Vin < VD il S.A.R. pone MSB a 0 e carica un 1 nel bit immediatamente successivo (cioè nel bit n-1).
- I passi precedenti vengono ripetuti allo stesso modo per i bit successivi.
Facciamo un esempio. Consideriamo un convertitore a 4 bit. All'inizio il S.A.R. viene inizializzato col codice 1000 (MSB a 1 e tutti gli altri bit a zero). Tale codice viene convertito in una tensione analogica dal DAC e confrontato con la Vin. Se Vin è maggiore di tale tensione, viene generato il nuovo codice 1100 (cioè viene messo a 1 anche il bit immediatamente successivo all'MSB). Se invece Vin è minore, il nuovo codice generato sarà 0100 (viene azzerato l'MSB e posto a 1 il bit immediatamente successivo). L'algoritmo di conversione procede allo stesso modo per i bit successivi, come mostrato in figura:
Il tempo di conversione dell’ADC ad approssimazioni successive è costante qualunque sia il valore del campione bit Vin. Indicando con TCK il periodo del CLOCK e con n bit il numero di Bit del convertitore, il tempo di conversione Tconv è:
Tconv = n * TCK
Il tempo di conversione non dipende dal valore del campione Vin. Al crescere della risoluzione dell'ADC il tempo di conversione aumenta. Tale incremento, però, può essere compensato dalla diminuzione di TCK, cioè dall'aumento della frequenza del CLOCK. Ciò consente di ottenere tempi di conversione costanti e ragionevolmente contenuti. Per queste ragioni gli ADC ad approssimazioni successive costituiscono una delle soluzioni circuitali più adottate dai costruttori e impiegate in svariati settori applicativi.
Sito realizzato in base al template offerto da
http://www.graphixmania.it
