In molti casi è necessario utilizzare schiere di latch insieme per memorizzare più bit. Normalmente si desidera che tali bit vengano memorizzati tutti contemporaneamente ovvero si vuole in qualche modo sincronizzare la memorizzazione.
Ciò può essere fatto aggiungendo un segnale di sincronizzazione al latch SR con lo schema seguente:
L'ingresso E viene detto abilitazione (enable) e serve appunto per abilitare oppure no il latch. Quando E=L, le due porte AND usate in modo gating non lasciano passare i segnali S e R e dunque il latch riceve in ingresso S=L e R=L (cioè mantiene il valore memorizzato). Quando invece E=H il latch è abilitato, gli ingressi S e R possono attraversare le porte AND e il latch funziona normalmente.
La tabella di verità del componente è mostrata in figura:
| E | S | R | Q | Q |
|---|---|---|---|---|
| 0 | X | X | Q0 | Q0 |
| 1 | 0 | 0 | Q0 | Q0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | not used | not used |
Quando E=0, qualunque valore abbiano gli ingressi S e R (si noti il simbolo di indifferenza X in tabella) le uscite mantengono i valori precedenti.
Sito realizzato in base al template offerto da
http://www.graphixmania.it
